-
0
《EDA技术》教学大纲
《EDA》教学大纲学时数:56 学分:2.5 适用专业:电子信息工程一、课程的性质、目的和任务 本课程是电类本科专业的专业课程。随着半导体和计算机技术的不断发展,电子工程设计逐步实现了自动化,即电子设计自动化(Electronic Design Automation,简称EDA)。在21世 ... 查看全文 -
0
汽车尾灯控制器的设计
学生姓名: 指导老师: 摘 要 本课程设计根据计算机中状态机原理,采用EDA技术设计了简易的汽车尾灯控制器。系统设计采用自顶向下的设计方法,顶层设计采用原理图设计方式,它由时钟分频模块、汽车尾灯主控模块,左边灯控制模块和右边灯控制模块四部分组成。系统实现采用硬件描述语言VHDL把系统电 ... 查看全文 -
0
VHDL编码中面积优化探讨
1 引言 VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言,是随着可编程逻辑器件(PLD)的发展而发展起来的。这种用语言描述硬件电路的方式,容易修改和保存,且具有很强的行为描 ... 查看全文 - 0
-
0
写给明天的EDA电子工程师的书籍
EDA 设计与仿真实践 主编张秀娟, 陈新华 北京:机械工业出版社,2002 134页 CNY13.00 TN702/80 详细信息EDA工程的理论与实践:SOC系统芯片设计 曾繁泰, 王强, 盛娜等编著 北京:电子工业出版社,2004 XII, 469页 CNY45.00 TN431.202/1 ... 查看全文 -
0
基于Astro工具的ASIC时序分析
摘要:在目前的ASIC设计中,时钟信号的质量对同步数字电路的影响越来越大。如何避免时序问题给电路造成的不利影响成为设计中的重要挑战。本文主要介绍了逻辑设计中值得注意的重要时序问题,以及如何克服这些问题。最后介绍了利用Astro工具进行时序分析的方法。关键词:ASIC;同步数字电路;时序;Astro ... 查看全文 -
0
用fpga做的uart,值得好好看
RS232通讯模块(UART)的设计 摘要 介绍了通用异步收发器(UART)的原理,并以可编程逻辑器件FPGA为核心控制部件,基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程完成UART的设计。经测试,该设计完全达到了设计要求。 用V ... 查看全文 -
0
基于FPGA的VGA图象信号发生器设计(z)
1、引言 VGA(视频图形阵列)作为一种标准的显示接口在视频和计算机领域得到了广泛的应用。VGA图像信号发生器是电视台、电视机生产企业、电视维修人员常用的仪器,其主要功能就是产生标准的图像测试信号。 VGA图像信号发生器的设计涉及到图像数据的处理,对电路的工作速度和性能要 ... 查看全文 -
0
基于astro工具的ASIC时序分析
摘要:在目前的ASIC设计中,时钟信号的质量对同步数字电路的影响越来越大。如何避免时序问题给电路造成的不利影响成为设计中的重要挑战。本文主要介绍了逻辑设计中值得注意的重要时序问题,以及如何克服这些问题。最后介绍了利用Astro工具进行时序分析的方法。关键词:ASIC;同步数字电路;时序;Astro ... 查看全文 -
0
不容易啊,我的EDA设计
基于VHDL彩灯控制器的设计VHDL-based lantern controller 关键词:VHDL 描述语言 编译 仿真 编程 下载Key words: VHDL simulation programmi ... 查看全文 - 0
-
0
《EDA技术》教学大纲
《EDA》教学大纲学时数:56 学分:2.5 适用专业:电子信息工程一、课程的性质、目的和任务 本课程是电类本科专业的专业课程。随着半导体和计算机技术的不断发展,电子工程设计逐步实现了自动化,即电子设计自动化(Electronic Design Automation,简称EDA)。在21世 ... 查看全文 - 0
- 0
-
0
基于单片机的现场可编程门阵列的配置
基于单片机的现场可编程门阵列的配置作者:佚名 文章来源:不详 点击数:860 更新时间:2006-12-8 0:41:20 摘要:本文介绍了基于SRAM查找表的现场可重配置FPGA的结构和原理,及其配置方法,通过对多种配置方法的比较,提出了由单片机和EPROM存储器组成的串行配置方式。这种方式结构简 ... 查看全文 -
0
VHDL编码中面积优化探讨
1 引言 VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言,是随着可编程逻辑器件(PLD)的发展而发展起来的。这种用语言描述硬件电路的方式,容易修改和保存,且具有很强的行为描 ... 查看全文 -
0
基于CPLD的VHDL语言数字钟(含秒表)设计
利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。本设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和 ... 查看全文 -
0
基于EDA技术进行数字电路设计的研究
摘要:随着科学研究与技术开发的市场化,采用传统的电子设计手段在较短的时间内完成复杂电子系统的设计,已经越来越难完成了。EDA (Electronics Design Automation)技术是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具。本文介绍了EDA技术 ... 查看全文 -
0
基于astro工具的ASIC时序分析
摘要:在目前的ASIC设计中,时钟信号的质量对同步数字电路的影响越来越大。如何避免时序问题给电路造成的不利影响成为设计中的重要挑战。本文主要介绍了逻辑设计中值得注意的重要时序问题,以及如何克服这些问题。最后介绍了利用Astro工具进行时序分析的方法。关键词:ASIC;同步数字电路;时序;Astro ... 查看全文 - 0

